崗位職責(zé)：
1.負(fù)責(zé)STM32，MSP430等MCU嵌入式編程開(kāi)發(fā)，代碼優(yōu)化。
2.負(fù)責(zé)信號(hào)處理算法的FPGA移植與實(shí)現(xiàn)。
3.配合硬件工程師完成電路系統(tǒng)研發(fā)調(diào)試，配合信號(hào)處理工程師完成信號(hào)處理算法的C或Verilog語(yǔ)言移植。
4.負(fù)責(zé)下位機(jī)與上位機(jī)軟件通信協(xié)議、接口定義與開(kāi)發(fā)，上位機(jī)核心模塊編寫(xiě)。
崗位要求：
1.國(guó)內(nèi)學(xué)歷：統(tǒng)招全日制雙一流高校（985/211）碩士及以上學(xué)歷并取得學(xué)位證和畢業(yè)證優(yōu)先；
2.國(guó)外學(xué)歷：海外全日制碩士及以上學(xué)歷；QS世界大學(xué)排名前300高等院校且海外留學(xué)時(shí)長(zhǎng)不少于1.5年優(yōu)先；
3.扎實(shí)的C/C++語(yǔ)言基礎(chǔ)，良好的編碼習(xí)慣，熟練數(shù)字電路設(shè)計(jì)。熟悉常見(jiàn)的通信協(xié)議，如以太網(wǎng)、CAN，USB，RS232等；
4.熟悉STM32，TIDSP等軟件設(shè)計(jì)開(kāi)發(fā)，并有相關(guān)工作經(jīng)驗(yàn)；
5.熟悉Verilog/VHDL硬件描述語(yǔ)言，熟練掌握FPGA開(kāi)發(fā)鏈路工具，如Vivado，Modelsim等；
6.熟悉信號(hào)處理常見(jiàn)算法，熟悉算法并行處理，抗壓能力強(qiáng)者優(yōu)先。
7.碩士畢業(yè)工作經(jīng)驗(yàn)3年及以上，博士不限。
應(yīng)聘崗位請(qǐng)前往：
http://zp.szu.edu.cn注冊(cè)，選擇專職研究人員招聘類型進(jìn)行簡(jiǎn)歷投遞。
報(bào)名地址：
https://hr.szu.edu.cn/info/1141/5318.htm
為防止簡(jiǎn)歷投遞丟失請(qǐng)抄送一份至：boshijob@126.com（郵件標(biāo)題格式：應(yīng)聘職位名稱+姓名+學(xué)歷+專業(yè)+中國(guó)博士人才網(wǎng)）
中國(guó)-博士人才網(wǎng)發(fā)布
聲明提示：凡本網(wǎng)注明“來(lái)源：XXX”的文/圖等稿件，本網(wǎng)轉(zhuǎn)載出于傳遞更多信息及方便產(chǎn)業(yè)探討之目的，并不意味著本站贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性，文章內(nèi)容僅供參考。
